


Architecture des ordinateurs

Fiche de synthèse

① LE MODÈLE DE VON NEUMANN

Définition 1 (Modèle de von Neumann) Décrit par John von Neumann en 1945, ce modèle organise l'ordinateur en quatre parties : l'**unité arithmétique et logique**, l'**unité de commande**, la **mémoire** et les **entrées-sorties**, reliées par des **bus**. Le **programme est enregistré en mémoire**, sous forme de nombres, comme les données.



- L'**UAL** calcule : additions, comparaisons, opérations logiques.
- L'**unité de commande** lit les instructions en mémoire, les décode et coordonne leur exécution.
- Les **bus** relient les composants : le bus de données transporte les valeurs, le bus d'adresse indique l'emplacement mémoire visé, le bus de commande transmet les ordres, comme lire ou écrire.

Aujourd'hui, des contrôleurs gèrent seuls les entrées-sorties, et les processeurs ont plusieurs **cœurs**, qui exécutent des instructions en parallèle.

② LE PROCESSEUR

Le processeur contient l'UAL, l'unité de commande, avec son **séquenceur** rythmé par une horloge, et des **registres**, petites mémoires ultrarapides :

- le **compteur ordinal** contient l'adresse de la prochaine instruction ;
- le **registre d'instruction** contient l'instruction en cours ;
- l'**accumulateur** garde les résultats intermédiaires.

☰ Le cycle d'exécution d'une instruction.

1. **Charger** : lire en mémoire l'instruction dont l'adresse est dans le compteur ordinal, la copier dans le registre d'instruction, puis augmenter le compteur ordinal.
2. **Décoder** : déterminer l'opération à faire et les données concernées.
3. **Exécuter** : l'UAL effectue l'opération ; le résultat va dans un registre ou en mémoire.

La **fréquence d'horloge** est le nombre d'impulsions par seconde : un processeur à 3 GHz en reçoit trois milliards. Les

instructions sont de quatre familles : transfert de données, arithmétique, logique et contrôle, comme les sauts conditionnels.

③ LES MÉMOIRES

Mémoire	Accès	Capacité	Volatile
registres	moins de 1 ns	quelques dizaines	oui
caches L1 à L3	1 à 10 ns	64 Ko à 32 Mo	oui
RAM	environ 50 ns	8 à 32 Go	oui
SSD	environ 100 µs	256 Go à 2 To	non
disque dur	environ 10 ms	1 à 4 To	non

Plus une mémoire est rapide, plus elle est chère, donc petite. Le processeur cherche une donnée dans le cache L1, puis L2, puis L3, puis en RAM.

- La **RAM**, mémoire vive, contient les programmes en cours et leurs données ; elle est **volatile** : son contenu disparaît à l'extinction.
- La **mémoire de masse** est **persistante** : le disque dur, à plateaux magnétiques, et le SSD, à mémoire flash, plus rapide et sans pièce mobile.

④ CARTE MÈRE ET LOI DE MOORE

La **carte mère** accueille le processeur et la RAM et relie tous les composants par des bus. Une mémoire non volatile y contient le **BIOS**, remplacé aujourd'hui par l'**UEFI** : le premier programme exécuté à la mise sous tension, qui vérifie le matériel et lance le système d'exploitation.

La **loi de Moore** constate que le nombre de transistors d'une puce double environ tous les deux ans. La miniaturisation approchant des limites physiques, les fabricants multiplient les cœurs plutôt que d'augmenter la fréquence.

📌 À retenir.

- Von Neumann : UAL, unité de commande, mémoire et entrées-sorties, reliées par des bus ; le programme est en mémoire.
- Chaque instruction est chargée, décodée puis exécutée ; le compteur ordinal pointe la suivante.
- Les mémoires vont des registres, rapides et petits, aux disques, lents et grands ; la RAM est volatile.